

Д. А. Комолов, Р. А. Мяльк, А. А. Зобенко, А. С. Филиппов

Системы автоматизированного проектирования  
фирмы Altera

# Max+Plus II и Quartus II

Краткое описание и самоучитель



ALTERA

**Д. А. Комолов, Р. А. Мяльк, А. А. Зобенко, А. С. Филиппов**

**Системы автоматизированного проектирования  
фирмы Altera**

**MAX+plus II**

**и**

**Quartus II**

**Краткое описание и самоучитель**

**ИЗДАТЕЛЬСКОЕ  
ПРЕДПРИЯТИЕ  
РадиоСофт**

**МОСКВА  
2002**

УДК 681.3  
ББК 32.973-01  
К63

**Комолов Д. А., Мяльк Р. А., Зобенко А. А., Филиппов А. С.**

**К63** Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II. Краткое описание и самоучитель. — М.: ИП РадиоСофт, 2002 — 352 с.: ил.

ISBN 5-93037-098-2

В книге рассматриваются средства проектирования специализированных цифровых устройств на базе программируемых логических интегральных схем (ПЛИС) фирмы Altera. Даются основные сведения о пакете MAX+plus II и раскрываются возможности его основных модулей, обеспечивающих полный цикл проектирования специализированной микросхемы.

Сквозные конкретные примеры проектирования, рассматриваемые в книге, помогут начинающим разработчикам быстро освоить процедуру проектирования с использованием САПР MAX+plus II и Quartus II и получить навыки работы с ними, а опытные разработчики смогут открыть для себя новые функциональные возможности этих САПР для построения надежных и эффективных цифровых систем. Приведенный словарь терминов помогает быстрее освоиться с англоязычными наименованиями и обозначениями, используемыми в рассматриваемых САПРах.

Книга предназначена для инженерно-технических специалистов, занимающихся проектированием специализированных цифровых аппаратных средств, а также для студентов соответствующих специальностей.

УДК 681.3  
ББК 32.973-01

ISBN 5-93037-098-2

© Комолов Д. А., Мяльк Р. А.,  
Зобенко А. А., Филиппов А. С., 2002  
© Оформление. ИП РадиоСофт, 2002

# Содержание

|                                                                                                               |           |
|---------------------------------------------------------------------------------------------------------------|-----------|
| <b>Предисловие .....</b>                                                                                      | <b>11</b> |
| <b>Инсталляция пакета MAX+PLUS II BASELINE .....</b>                                                          | <b>15</b> |
| Инсталляция пакета .....                                                                                      | 15        |
| Установка лицензионного файла .....                                                                           | 16        |
| Установка лицензии в Windows NT .....                                                                         | 17        |
| Установка лицензии в Windows 2000 .....                                                                       | 17        |
| Установка лицензии в Windows 98 .....                                                                         | 18        |
| <b>Часть 1. Обзор САПР MAX+plus II .....</b>                                                                  | <b>19</b> |
| 1.1. Проектирование с помощью MAX+plus II .....                                                               | 19        |
| 1.2. Процедура проектирования .....                                                                           | 22        |
| 1.3. Запуск MAX+plus II .....                                                                                 | 23        |
| 1.4. Окно MAX+plus II Manager .....                                                                           | 24        |
| 1.5. Составные части (программные модули) MAX+plus II .....                                                   | 25        |
| 1.6. Файлы проекта, вспомогательные файлы и проекты .....                                                     | 27        |
| 1.6.1. Файлы проектов .....                                                                                   | 27        |
| 1.6.2. Вспомогательные файлы .....                                                                            | 28        |
| 1.6.3. Проекты .....                                                                                          | 28        |
| 1.7. Справочная система MAX+plus II .....                                                                     | 28        |
| 1.7.1. Меню Help .....                                                                                        | 29        |
| 1.7.2. С чего начать знакомство со справочной системой? .....                                                 | 32        |
| 1.7.3. Как сделать запрос справочной системе по конкретной теме? .....                                        | 33        |
| 1.8. Ввод проекта .....                                                                                       | 34        |
| 1.8.1. Основные возможности ввода проекта верхнего уровня<br>MAX+plus II .....                                | 36        |
| Device, resource, and probe assignments<br>(назначения микросхемы, ресурсов и синонима имени цепи) .....      | 37        |
| Back-annotation (копирование результатов компиляции) .....                                                    | 39        |
| Global project device options<br>(параметры микросхемы для текущего проекта) .....                            | 39        |
| Global project parameters<br>(назначение параметров для текущего проекта) .....                               | 39        |
| Global project timing requirements<br>(требуемые характеристики быстродействия<br>для текущего проекта) ..... | 40        |
| Global project logic synthesis<br>(параметры логического синтеза для текущего проекта) .....                  | 40        |
| 1.8.2. Общие функции редакторов .....                                                                         | 40        |
| Symbol & Include File Generation (создание символа<br>и соответствующего ему файла включения).....            | 40        |
| Node Location (определение места расположения цепи) .....                                                     | 41        |
| Hierarchy Traversal (прохождение по дереву<br>иерархии проекта) .....                                         | 41        |

|                                                                                                                                                           |    |
|-----------------------------------------------------------------------------------------------------------------------------------------------------------|----|
| Context-Sensitive Menu Commands (команды контекстно-зависимого меню) .....                                                                                | 41 |
| Timing Analysis (анализ временных параметров) .....                                                                                                       | 42 |
| Find & Replace Text (найти и заменить текст) .....                                                                                                        | 42 |
| Undo, Cut, Copy, Paste & Delete (отменить, вырезать, копировать, вставить и удалить) .....                                                                | 42 |
| Print (печать) .....                                                                                                                                      | 42 |
| 1.8.3. Графический редактор MAX+plus II .....                                                                                                             | 42 |
| 1.8.4. Редактор символов MAX+plus II .....                                                                                                                | 44 |
| 1.8.5. Текстовый редактор MAX+plus II .....                                                                                                               | 46 |
| 1.8.6. Редактор временных диаграмм MAX+plus II .....                                                                                                      | 48 |
| 1.8.7. Редактор физического размещения MAX+plus II .....                                                                                                  | 51 |
| 1.8.8. Язык описания аппаратных средств фирмы Altera .....                                                                                                | 53 |
| 1.8.9. VHDL .....                                                                                                                                         | 55 |
| 1.8.10. Verilog HDL .....                                                                                                                                 | 57 |
| 1.8.11. Primitives (базовые элементы), мегафункции и макрофункции .....                                                                                   | 58 |
| Базовые элементы .....                                                                                                                                    | 58 |
| Мегафункции .....                                                                                                                                         | 59 |
| Макрофункции микросхем серий 74XXXX .....                                                                                                                 | 59 |
| 1.9. Иерархия проекта .....                                                                                                                               | 60 |
| 1.10. Обработка проекта .....                                                                                                                             | 62 |
| 1.10.1. Компилятор MAX+plus II .....                                                                                                                      | 62 |
| Входные файлы компилятора .....                                                                                                                           | 63 |
| Процесс компиляции .....                                                                                                                                  | 65 |
| Выполнение компиляции .....                                                                                                                               | 65 |
| 1.10.2. Модули компилятора и выходные файлы .....                                                                                                         | 66 |
| Compiler Netlist Extractor (экстрактор списка соединений компилятора, включая встроенные модули ввода списков соединений EDIF, VHDL, Verilog и XNF) ..... | 66 |
| Database Builder (построитель базы данных) .....                                                                                                          | 67 |
| Logic Synthesizer (логический синтезатор) .....                                                                                                           | 68 |
| Partitioner (разделитель проекта на части) .....                                                                                                          | 68 |
| Fitter (разводчик) .....                                                                                                                                  | 68 |
| Functional SNF Extractor (функциональный SNF экстрактор) .....                                                                                            | 69 |
| Timing SNF Extractor (временной SNF экстрактор) .....                                                                                                     | 69 |
| Linked SNF Extractor (объединенный SNF экстрактор) .....                                                                                                  | 70 |
| EDIF Netlist Writer (генератор EDIF списка соединений) .....                                                                                              | 70 |
| Verilog Netlist Writer (генератор Verilog списка соединений) .....                                                                                        | 70 |
| VHDL Netlist Writer (генератор VHDL списка соединений) .....                                                                                              | 71 |
| Assembler (сборщик файла программирования) .....                                                                                                          | 71 |
| Design Doctor Utility (утилита анализатора соответствия проекта правилам синтеза) .....                                                                   | 72 |

|                                                                 |           |
|-----------------------------------------------------------------|-----------|
| 1.11. Обнаружение ошибок и определение их местонахождения ..... | 72        |
| 1.12. Проверка проекта .....                                    | 74        |
| 1.12.1. Симулятор MAX+plus II .....                             | 74        |
| Функциональное моделирование .....                              | 76        |
| Временное моделирование .....                                   | 76        |
| Объединенное моделирование .....                                | 77        |
| Основные особенности симулятора .....                           | 77        |
| 1.12.2. Редактор временных диаграмм MAX+plus II .....           | 78        |
| 1.12.3. Временной анализатор MAX+plus II .....                  | 79        |
| 1.13. Программирование микросхемы .....                         | 81        |
| 1.13.1. Программатор MAX+plus II .....                          | 83        |
| 1.14. Режим командной строки MAX+plus II .....                  | 86        |
| <b>Часть 2. Самоучитель САПР MAX+plus II .....</b>              | <b>88</b> |
| 2.1. Описание проекта .....                                     | 89        |
| 2.1.1. Ввод и компиляция проекта .....                          | 89        |
| 2.1.2. Проверка проекта и программирование микросхемы .....     | 90        |
| 2.2. Обзор самоучителя .....                                    | 91        |
| 2.2.1. Файлы самоучителя .....                                  | 92        |
| 2.2.2. Команды быстрого вызова .....                            | 92        |
| 2.3. Получение справки .....                                    | 94        |
| 2.3.1. Контекстно-зависимая справка .....                       | 94        |
| 2.3.2. Поиск по индексу .....                                   | 94        |
| 2.4. Ввод проекта .....                                         | 96        |
| Занятие 1. Запуск MAX+plus II .....                             | 96        |
| Занятие 2. Создание графического файла проекта .....            | 98        |
| 1. Создание нового файла .....                                  | 98        |
| 2. Назначение имени проекта .....                               | 100       |
| 3. Выбор инструментов графического редактора .....              | 101       |
| 4. Ввод символов функциональных модулей .....                   | 102       |
| 5. Использование линий разметки .....                           | 104       |
| 6. Перемещение символа .....                                    | 105       |
| 7. Ввод входных и выходных контактов .....                      | 105       |
| 8. Назначение имен контактов .....                              | 106       |
| 9. Соединение символов .....                                    | 107       |
| 10. Соединение цепей и шин посредством имен .....               | 110       |
| 11. Сохранение и проверка файла на основные ошибки .....        | 111       |
| 12. Создание символа для текущего файла .....                   | 112       |
| 13. Заккрытие файла .....                                       | 112       |
| Занятие 3. Создание двух текстовых файлов проектов .....        | 112       |
| 1. Создание нового файла и назначение имени проекта .....       | 113       |
| 2. Включение синтаксической раскраски .....                     | 113       |
| 3. Ввод имени проекта и имен вводов и выводов .....             | 114       |
| 4. Создание регистра .....                                      | 116       |

|                                                                                                    |     |
|----------------------------------------------------------------------------------------------------|-----|
| 5. Ввод булевых уравнений .....                                                                    | 117 |
| 6. Ввод оператора If Then (если...то) .....                                                        | 118 |
| 7. Проверка на синтаксические ошибки и создание символа<br>текущего файла .....                    | 119 |
| 8. Копирование auto_max.tdf и создание его символа .....                                           | 120 |
| Занятие 4. Создание файла проекта,<br>описанного временными диаграммами .....                      | 122 |
| 1. Создание нового файла и назначение имени проекта .....                                          | 122 |
| 2. Создание входных, выходных и внутренних цепей .....                                             | 123 |
| 3. Задание временной сетки .....                                                                   | 125 |
| 4. Редактирование временной диаграммы конечного автомата ..                                        | 126 |
| 5. Редактирование временных диаграмм<br>входных и выходных цепей .....                             | 128 |
| 6. Проверка временных диаграмм .....                                                               | 132 |
| 7. Проверка на основные ошибки и создание символа .....                                            | 132 |
| Занятие 5. Создание графического файла проекта<br>верхнего уровня .....                            | 133 |
| 2.5. Обработка проекта .....                                                                       | 138 |
| Занятие 6. Компиляция проекта .....                                                                | 138 |
| 1. Открытие окна компилятора .....                                                                 | 138 |
| 2. Выбор семейства микросхем .....                                                                 | 139 |
| 3. Использование команды Smart Recompile<br>(ускоренная перекомпиляция) .....                      | 140 |
| 4. Использование утилиты Design Doctor<br>(анализатор соответствия проекта правилам синтеза) ..... | 140 |
| 5. Использование бита защиты .....                                                                 | 141 |
| 6. Выбор Global project logic synthesis style<br>(параметров логического синтеза) .....            | 142 |
| 7. Использование Timing SNF Extractor<br>(экстрактора временного SNF файла) .....                  | 143 |
| 8. Выбор разделов Report File (файла отчета) .....                                                 | 143 |
| 9. Запуск компилятора .....                                                                        | 144 |
| 10. Нахождение источника сообщения .....                                                           | 146 |
| 11. Получение справки о сообщении .....                                                            | 147 |
| 12. Просмотр Report File (файла отчета) .....                                                      | 148 |
| Занятие 7. Просмотр проекта с помощью дисплея<br>иерархии проекта .....                            | 149 |
| 1. Открытие окна дисплея иерархии проекта .....                                                    | 149 |
| 2. Просмотр файла chiptrip.gdf .....                                                               | 149 |
| 3. Заккрытие всех файлов .....                                                                     | 150 |
| Занятие 8. Просмотр размещения<br>с использованием Floorplan Editor .....                          | 150 |
| 1. Открытие окна Floorplan Editor<br>(редактора физического размещения) .....                      | 151 |

|                                                                                                                                              |     |
|----------------------------------------------------------------------------------------------------------------------------------------------|-----|
| 2. Back-annotate (копирование результатов компиляции проекта) и редактирование размещения .....                                              | 152 |
| 3. Перекомпиляция проекта .....                                                                                                              | 155 |
| 4. Просмотр связей логических элементов в окне редактора физического размещения .....                                                        | 156 |
| 5. Просмотр уравнений и связей логических элементов при помощи Report File Equation Viewer (окна для просмотра уравнений файла отчета) ..... | 158 |
| 2.6. Обзор моделирования .....                                                                                                               | 160 |
| 2.6.1. Что такое моделирование? .....                                                                                                        | 160 |
| 2.6.2. Моделирование проекта chiptrip .....                                                                                                  | 161 |
| Управление вашим транспортным средством .....                                                                                                | 161 |
| Дороги .....                                                                                                                                 | 162 |
| 2.6.3. Цели моделирования .....                                                                                                              | 162 |
| Занятие 9. Создание Simulator Channel File (файла временных диаграмм) .....                                                                  | 163 |
| 1. Создание Simulator Channel File (файла временных диаграмм) .....                                                                          | 164 |
| 2. Добавление Nodes (цепей) или Groups (групп) в SCF файл ....                                                                               | 167 |
| 3. Изменение порядка отображения Nodes (цепей) и Groups (групп) .....                                                                        | 168 |
| 4. Редактирование временных диаграмм для входных цепей .....                                                                                 | 169 |
| 5. Сохранение и закрытие файла .....                                                                                                         | 170 |
| Занятие 10. Моделирование проекта .....                                                                                                      | 171 |
| 1. Открытие окна симулятора .....                                                                                                            | 171 |
| 2. Задание генерации дополнительных выходных файлов .....                                                                                    | 171 |
| 3. Включение проверки setup and hold times (времен предустановки и удержания сигналов) .....                                                 | 173 |
| 4. Запуск симулятора .....                                                                                                                   | 173 |
| 5. Создание Table File (табличного файла) .....                                                                                              | 174 |
| Занятие 11. Анализ результатов моделирования .....                                                                                           | 175 |
| 1. Просмотр Simulator Channel File (файла временных диаграмм) .....                                                                          | 175 |
| 2. Просмотр History, Log и Table Files (файлов истории, регистрации и табличного файла) .....                                                | 177 |
| 3. Повторное редактирование вашего SCF, если это необходимо .....                                                                            | 178 |
| 4. Создание, моделирование и анализ finish.scf .....                                                                                         | 178 |
| Занятие 12. Анализ временных параметров проекта .....                                                                                        | 179 |
| 1. Открытие окна Timing Analyzer (анализатора временных параметров) .....                                                                    | 179 |
| 2. Запуск Timing Analyzer (анализатора временных параметров) .....                                                                           | 181 |
| 3. Получение списка задержек распространения сигнала .....                                                                                   | 182 |

|                                                                                                            |            |
|------------------------------------------------------------------------------------------------------------|------------|
| 4. Отображение пути распространения сигнала<br>в Floorplan Editor (редакторе физического размещения) ..... | 183        |
| 5. Отображение пути распространения сигнала<br>в Design files (проектных файлах) .....                     | 184        |
| 6. Определение других временных параметров .....                                                           | 185        |
| 2.7. Программирование микросхемы .....                                                                     | 185        |
| Занятие 13. Программирование микросхемы фирмы Altera .....                                                 | 185        |
| 1. Открытие окна Programmer (программатора) .....                                                          | 186        |
| 2. Создание выходного файла Programmer Log File<br>(файл регистрации программатора) .....                  | 186        |
| 3. Программирование микросхемы .....                                                                       | 187        |
| 2.8. Дополнительная практика .....                                                                         | 188        |
| <b>Часть 3. Самоучитель САПР Quartus II .....</b>                                                          | <b>189</b> |
| 3.1. Обзор учебного пособия .....                                                                          | 189        |
| 3.1.1. Файлы учебного пособия .....                                                                        | 190        |
| 3.1.2. Сокращения команд .....                                                                             | 191        |
| 3.1.3. Вызов справки .....                                                                                 | 191        |
| 1. Контекстная справка .....                                                                               | 191        |
| 2. Поиск тематической информации по ключевым словам .....                                                  | 192        |
| 3. Содержание справки .....                                                                                | 192        |
| 4. Поиск справочной информации во всем тексте справки .....                                                | 193        |
| 3.2. Ввод описания проекта .....                                                                           | 194        |
| Урок 1. Запуск пакета Quartus .....                                                                        | 195        |
| Урок 2. Определение имени проекта и его основных параметров ..                                             | 196        |
| Урок 3. Создание блок-схемы .....                                                                          | 199        |
| 1. Создание файла блок-схемы проекта (Block Design File) .....                                             | 200        |
| 2. Создание функционального блока .....                                                                    | 200        |
| 3. Создание графических обозначений примитива<br>и мегафункции .....                                       | 205        |
| 4. Настройка и изменение свойств экрана .....                                                              | 208        |
| 5. Создание обозначений входных/выходных выводов .....                                                     | 210        |
| 6. Присвоение имен выводам блоков .....                                                                    | 211        |
| 7. Соединение функциональных элементов и блоков .....                                                      | 213        |
| 8. Разводка сигналов между блоками .....                                                                   | 218        |
| Урок 4. Создание описания на языке Verilog HDL .....                                                       | 224        |
| 1. Создание описания блока hvalues на языке Verilog HDL .....                                              | 225        |
| 2. Копирование файлов текстового описания (Verilog Design File)<br>других блоков .....                     | 227        |
| Урок 5. Создание функционального блока при помощи<br>мастера мегафункций MegaWizard .....                  | 227        |
| 1. Создание текстового Verilog HDL-описания блока<br>на основе мегафункции .....                           | 228        |
| 2. Подключение к проекту файлов,<br>созданных мастером MegaWizard .....                                    | 229        |

|                                                                                          |     |
|------------------------------------------------------------------------------------------|-----|
| 3.3. Компиляция проекта .....                                                            | 230 |
| Урок 6. Настройка компилятора .....                                                      | 231 |
| 1. Просмотр и настройка основных свойств компилятора .....                               | 231 |
| 2. Выбор семейства и типа микросхемы .....                                               | 232 |
| 3. Выбор режима компиляции .....                                                         | 233 |
| 4. Определение параметров логического синтеза и компоновки<br>проекта .....              | 234 |
| 5. Определение параметров верификации .....                                              | 235 |
| Урок 7. Компиляция проекта .....                                                         | 236 |
| 1. Запуск компилятора .....                                                              | 237 |
| 2. Локализация источников сообщений .....                                                | 237 |
| 3. Просмотр отчета о компиляции .....                                                    | 238 |
| Урок 8. Просмотр текущей компоновки проекта,<br>созданной компилятором .....             | 240 |
| 1. Открытие текущей топологии проекта,<br>созданной последней компиляцией .....          | 240 |
| 2. Отображение информации о разводке связей проекта .....                                | 241 |
| 3. Информация, отображаемая в окне Equations .....                                       | 242 |
| 4. Отображение блоков MegaLAB .....                                                      | 243 |
| Урок 9. Реализация логических функций в блоках ESB .....                                 | 244 |
| 1. Сохранение назначений ресурсов,<br>выполненных компилятором .....                     | 244 |
| 2. Проверка сохранения назначений ресурсов .....                                         | 245 |
| 3. Назначения реализации логических функций<br>в блоках встроенной памяти .....          | 246 |
| 4. Перекомпиляция проекта .....                                                          | 247 |
| 5. Просмотр текущей компоновки проекта,<br>созданной компилятором .....                  | 247 |
| 3.4. Анализ временных характеристик проекта .....                                        | 248 |
| Урок 10. Просмотр результатов анализа<br>временных характеристик .....                   | 250 |
| 1. Просмотр максимальной частоты<br>внутренних переключений $f_{\max}$ .....             | 250 |
| 2. Просмотр списка временных путей $f_{\max}$ .....                                      | 251 |
| 3. Локализация временных путей $f_{\max}$ в редакторе топологии .....                    | 252 |
| 4. Просмотр отчета о временах установки сигналов .....                                   | 253 |
| Урок 11. Задание требуемых временных характеристик .....                                 | 254 |
| 1. Задание требуемой $f_{\max}$ .....                                                    | 254 |
| 2. Исключение временных путей из анализа .....                                           | 255 |
| Урок 12. Анализ временных характеристик проектов<br>с многотактовой синхронизацией ..... | 256 |
| 1. Задание параметров тактового сигнала .....                                            | 256 |
| 2. Привязка параметров тактового сигнала к выводам ПЛИС .....                            | 258 |
| 3. Повторный запуск анализа временных характеристик .....                                | 261 |

|                                                                                                  |            |
|--------------------------------------------------------------------------------------------------|------------|
| 4. Просмотр раздела требований к тактовом сигналам .....                                         | 262        |
| Урок 13. Определение путей Multicycle многотактовой<br>синхронизации .....                       | 263        |
| 1. Задание назначений многотактовой синхронизации .....                                          | 264        |
| 2. Повторный запуск анализа временных характеристик .....                                        | 265        |
| 3. Просмотр результатов анализа временных характеристик:<br>требования к тактовому сигналу ..... | 265        |
| 3.5. Моделирование проекта .....                                                                 | 266        |
| Урок 14. Создание временных диаграмм сигналов<br>для моделирования .....                         | 267        |
| 1. Создание временных диаграмм .....                                                             | 267        |
| 2. Добавление входов и выходов к временным диаграммам .....                                      | 268        |
| 3. Редактирование временных диаграмм входных сигналов .....                                      | 269        |
| Урок 15. Определение параметров моделирования .....                                              | 272        |
| 1. Просмотр основных параметров моделирования .....                                              | 273        |
| 2. Задание интервала моделирования<br>и параметров входных векторов .....                        | 274        |
| 3. Задание режима моделирования .....                                                            | 275        |
| 4. Установка дополнительных параметров моделирования .....                                       | 276        |
| Урок 16. Выполнение моделирования .....                                                          | 277        |
| Урок 17. Анализ результатов моделирования .....                                                  | 278        |
| 1. Просмотр временных диаграмм моделирования .....                                               | 278        |
| 2. Создание временных маркеров и измерение интервалов .....                                      | 280        |
| 3.6. Программирование и конфигурирование ПЛИС .....                                              | 281        |
| Урок 18. Программирование микросхем фирмы Альтера .....                                          | 282        |
| 1. Открытие подсистемы программирования (Programmer) .....                                       | 282        |
| 2. Установка последовательной пассивной<br>схемы конфигурирования .....                          | 283        |
| 3. Выполнение конфигурирования микросхем .....                                                   | 284        |
| 4. Изменение режимов программирования .....                                                      | 285        |
| 5. Включение микросхемы в цепочку конфигурирования .....                                         | 285        |
| <b>Часть 4. Словарь терминов .....</b>                                                           | <b>287</b> |

# Предисловие

---

Проектные и производственные технологии, а также информационные технологии относятся к пяти важнейшим, которые по оценке, содержащейся в докладе Совета по конкурентоспособности (США), будут "служить локомотивом экономического роста, роста производительности труда и повышения конкурентоспособности продукции". В России эти технологии отнесены к важнейшим технологиям федерального значения. Использование новейших средств проектирования и элементной базы фирмы Altera отвечает всем потребностям, возникающим при разработке цифровых систем по новым технологиям.

При разработке специализированных цифровых устройств в России уже давно используют высокотехнологичную элементную базу — программируемые логические интегральные схемы (ПЛИС) или СБИС ПЛ (programmable logic device — PLD), которые, удачно дополняя и заменяя микропроцессорные средства стали широко использоваться в различных областях для создания специализированных контроллеров, в системах телекоммуникаций, цифровой обработки сигналов и т.д. СБИС ПЛ оказываются вне конкуренции в областях, где требуется создание высокопроизводительных специализированных устройств, ориентированных на аппаратную реализацию. Аппаратное решение задач обеспечивает распараллеливание процесса обработки и увеличивает производительность в десятки раз по сравнению с программным решением, а использование СБИС ПЛ обеспечивает такую же гибкость реализации, как у любых программных решений. Развитие элементной базы СБИС ПЛ позволило создавать на кристалле стандартные процессорные ядра и решать практически любые задачи по построению программно-аппаратных систем на одной микросхеме с использованием единых средств проектирования и отладки.

СБИС ПЛ представляют собой полужаказную СБИС и включают реализованные на кристалле универсальные настраиваемые пользователем функциональные преобразователи и программируемые связи между этими преобразователями.

Сложные микросхемы большой логической емкости фирмы Altera, кроме универсальных функциональных преобразователей, включают сложные настраиваемые модули, такие как блоки памяти, блоки цифровой обработки, встроенные процессорные ядра с периферией, скоростные каналы ввода/вывода. По сравнению с базовыми матричными кристаллами (БМК) использование СБИС ПЛ обеспечивает существенно более короткий цикл разработки, экономический выигрыш при мелкосерийном (до нескольких тысяч изделий) производстве и возможность внесения изменений в проект на любом этапе разработки. Это позволяет эффективно использовать СБИС ПЛ также и в системах прототипах.

Разработчик специализированного цифрового устройства, используя средства САПР СБИС ПЛ, в привычной ему форме (схемы, текстовое описание) задает требуемое устройство и получает программирующий СБИС ПЛ файл, который используется при программировании на программаторе или непосредственно на плате. Программирование заключается в задании нужных свойств функциональным преобразователям и установлении необходимых связей между ними. Такой цикл проектирования/изготовления занимает незначительное время, изменения могут вноситься на любой стадии разработки за считанные минуты, а внедрение новых средств проектирования на начальном этапе практически не требует материальных затрат благодаря низкой стоимости микросхем и наличию бесплатных полнофункциональных версий САПР.

Фирма Altera производит СБИС ПЛ нескольких принципиально различающихся семейств: MAX3000A, MAX7000, MAX9000, FLEX10K, ACEX1K, APX20K, Stratix, а также ряд других семейств.

СБИС ПЛ, входящие в эти семейства отличаются:

- степенью интеграции (логической емкостью);
- архитектурой функционального преобразователя;
- организацией внутренней структуры СБИС и структуры матрицы соединений функциональных преобразователей;
- типом используемого программируемого элемента;
- наличием внутренней оперативной памяти;
- наличием специализированных встроенных модулей.

Современная элементная база предполагает использование новых технологий проектирования и современных средств проектирования. Altera corp. предлагает разработчикам две системы автоматизированного проектирования цифровых устройств на базе микросхем программируемой логики:

- MAX+plus II — САПР, поддерживающий работу с относительно простыми семействами СБИС ПЛ;
- Quartus II — САПР, поддерживающий работу со всеми новыми семействами СБИС ПЛ, обеспечивающий доступ ко всем развитым ресурсам микросхем, позволяющий вести проектирование программно-аппаратных систем.

Книга содержит переработанные материалы фирмы Altera, изложенные в специализированной литературе и технических сведениях, доступных в САПР MAX+plus II и Quartus. Исходные материалы доступны на: <http://www.altera.com/literature/>, CD Altera Digital Library, в справочной информации САПР MAX+plus II и Quartus. Эта справочная информация доступна при инсталляции пакетов Quartus II Web Edition и MAX+plus II BASELINE с CD Altera Digital Library.

Книга состоит из трех основных частей и словаря терминов. Две первые части книги посвящены знакомству с пакетом MAX+plus II.

В первой части дается назначение и описание основных модулей пакета. Существенное внимание уделяется работе со встроенной справочной системой.

Во второй части приводится сквозной пример процедуры проектирования абстрактного цифрового устройства. Выбор примера обусловлен тем, что проектные файлы для него записываются в каталоге `.../max2work/chiptrip` при инсталляции пакета. Детальное описание каждого шага процедуры проектирования для данного примера позволяет даже разработчику, имеющему опыт работы с MAX+plus II, получить полезные сведения о возможностях пакета. Следует отметить, что приведенные в иллюстрациях копии окон экрана могут несколько отличаться для различных операционных систем, установленных на компьютере, а конкретные результаты компиляции зависят от версии установленного пакета MAX+plus II.

Третья часть — самоучитель САПР Quartus II. В ней на примере проектирования цифрового фильтра демонстрируются возможности основных функций основных модулей Quartus II, позволяя разработчику освоить принципы и технологию работы с пакетом. Проектные файлы примера записываются в каталоге `.../qdesigns/tutorial` при инсталляции пакета.

Словарь терминов помогает читателю лучше сориентироваться в англоязычных первоисточниках информации по средствам проектирования и СБИС ПЛ фирмы Altera.

Установить бесплатные полнофункциональные версии Quartus II Web Edition и MAX+plus II BASELINE вы можете с CD Altera Digital Library (процедура установки и системные требования приведены в разделе инсталляция MAX+plus II и Quartus II данной книги), а сам лазерный диск Altera Digital Library можно получить в фирме "ЭФО".

Полезную информацию (в том числе и русскоязычную) по средствам проектирования и СБИС ПЛ фирмы Altera и технологиям проектирования с их использованием вы можете почерпнуть на сайте фирмы "ЭФО" [www.efo.ru](http://www.efo.ru).

Авторы книги выражают глубокую признательность Юлии Королевой, взявшей на себя основное бремя перевода и литературной обработки изложенных в книге материалов.

# Инсталляция пакета MAX+PLUS II BASELINE

---

Для полной установки пакета MAX+PLUS ® II BASELINE на ваш компьютер необходимо иметь:

- инсталляционный файл **baseline10\_1.exe**;
- лицензионный файл **license.dat**.

Если отсутствует **baseline10\_1.exe**, загрузите его с сервера [www.Altera.com](http://www.Altera.com), [www.Altera.ru](http://www.Altera.ru) или с CD Altera Digital Library. Если отсутствует файл **license.dat**, можно начинать установку, и получить его после инсталляции MAX+PLUS II BASELINE.

## **Инсталляция пакета**

Если вы имеете достаточный опыт в установке программного обеспечения фирмы Altera, сразу начинайте знакомиться с разделом "Установка лицензионного файла" на следующей странице.

Пакет MAX+PLUS II BASELINE поддерживается операционными системами Windows 98, Windows 2000 и Windows NT 4.0 и требует примерно 200 МВ дискового пространства.

Для инсталляции пакета MAX+PLUS II BASELINE выполните следующие действия:

1. Начните инсталляцию с запуска файла **baseline10\_1.exe** дважды щелкнув на его имени в Windows Explorer (Windows 98/2000) или Windows NT Explorer (Windows NT 4.0).

2. Программа инсталляции MAX+PLUS II произведет распаковку и запустит диалог установки. В окошке **Welcome** щелкните **Next**.
3. Прочтите лицензионное соглашение и щелкните **Yes**.
4. После прочтения сообщений в окошке **Information**, щелкните **Next**.
5. В окне **User Information** введите ваше имя и имя вашей организации и щелкните **Next**.
6. В окне **Select Components** выберите компоненты, которые вы хотите установить. По умолчанию устанавливаются MAX+PLUS II BASELINE, on-line help и файл **readme**, содержащий детальную информацию об устанавливаемой версии MAX+PLUS II.
7. Пакет MAX+PLUS II BASELINE размещается в двух каталогах: **.../maxplus2** и **.../max2work**. По умолчанию инсталляция происходит в каталоги **c:/maxplus2** и **c:/max2work**. Если у вас установлена предыдущая версия MAX+PLUS II, то Altera рекомендует производить установку в другие каталоги. Вы можете щелкнуть по кнопке **Browse** и создать новый (например, **D:\Altera\MaxPlus\maxplus2**) или выбрать существующую директорию (щелкните **OK** для сохранения вашего выбора). Щелкните **Next**, когда вы закончите.
8. Повторите ваши действия для выбора директории, в которую будет устанавливаться MaxPlus II Tutorial.
9. Выберите папку, в которую программа инсталляции занесет значок программы. По умолчанию это MAX+PLUS II 10.1 Baseline. Щелкните **Next** и за несколько минут инсталляция будет выполнена.

Когда инсталляция закончится, вернитесь на рабочий стол вашего компьютера. Вы можете посмотреть файл **MAX+PLUS II 10.1 ReadMe**, выбрав его, например, в меню **MAX+PLUS II 10.1 Baseline** в **Start** меню.

Продолжите инсталляцию установкой лицензионного файла. Установив лицензионный файл вы получите доступ ко всем модулям пакета MAX+PLUS II BASELINE версии 10.1.

## Установка лицензионного файла

Лицензионные файлы нужны для полноценной работы бесплатного программного обеспечения, которое доступно на [www.Altera.com](http://www.Altera.com):

- Quartus ® II Web Edition;
- MAX+PLUS II BASELINE;
- E+MAX TM;
- LeonardoSpectrum TM.

Для получения лицензии на главной странице [www.Altera.com](http://www.Altera.com) выберите раздел **Licensing** и следуйте предлагаемым вам инструкциям для лицензирования вашего программного пакета. Привязка лицензии

на MAX+PLUS II BASELINE версии 10.1 производится к номеру сетевой карты (NIC) либо к номеру системного жесткого диска. Эти данные могут быть получены, например, в окне **Options>License Setup>System Info...** окна главного менеджера, открывающегося при запуске MAX+PLUS II. Кроме того, вы должны сообщить некоторые данные о себе и указать адрес электронной почты, на который через несколько минут лицензионный центр фирмы Altera пошлет лицензионный файл и инструкцию по его установке.

 *Получив ваш лицензионный файл, установите его, как описано в полученной инструкции по установке, и выполните следующие действия.*

### Установка лицензии в Windows NT

Для установки лицензионного файла в Windows NT Control Panel выполните следующие шаги:

1. Выберите **Settings > Control Panel from the Windows Start menu**.
2. Дважды щелкните на строке **System** окна **Control Panel**.
3. Щелкните на заставке **Environment** в диалоговом окне **System Properties**.
4. Щелкните и подсветите строку **System Variable** и в строке **Variable** введите информацию о вашем лицензионном файле (LM\_LICENSE\_FILE).
5. Наберите `<path to license file>\license.dat` в строке **Value**, например, `D:\Altera\MaxPlus\license.dat`.
6. Щелкните **SET** и затем щелкните **OK**.

Теперь вы можете запустить MAX+PLUS II 10.1 Baseline и использовать все его программные модули.

### Установка лицензии в Windows 2000

1. Выберите **Settings > Control Panel from the Windows Start menu**.
2. Дважды щелкните на иконке **System** окна **Control Panel**.
3. Щелкните на заставке **Advanced** в диалоговом окне **System Properties**.
4. Щелкните кнопку **Environment Variables**.
5. В окне **System Variable** щелкните кнопку **New**.
6. В строке **VariableName** введите информацию о вашем лицензионном файле (LM\_LICENSE\_FILE).
7. В строке **VariableValue** наберите `<path to license file>\license.dat`, например, `D:\Altera\MaxPlus\license.dat`.
8. Щелкните **OK**.

Теперь вы можете запустить MAX+PLUS II 10.1 Baseline и использовать все его программные модули.

### Установка лицензии в Windows 98

1. С помощью текстового редактора откройте файл **autoexec.bat** вашего PC.
2. Наберите в отдельной строке следующие переменные окружения:  
**autoexec.bat file:**

```
set LM_LICENSE_FILE=<path to licensefile>\license.dat.
```

**Пример:** set LM\_LICENSE\_FILE=D:\Altera\MaxPlus\license.dat.

3. Сохраните файл **autoexec.bat**.
4. Перезапустите ваш компьютер.

Теперь вы можете запустить MAX+PLUS II 10.1 Baseline и использовать все его программные модули.

Процедура инсталляции пакета Quartus II похожа на приведенную процедуру для MAX+PLUS II. Отдельные детали могут быть уточнены в файле **ReadMe** пакета Quartus II.